Tesis doctoral de José María Garcia Del Pozo Faldos
1.- Estado de la cuestión en el mercado de las comunicaciones de banda ancha se ha producido una creciente demanda de productos de altas prestaciones con bajo coste destinados a la transmisión de información con frecuencias sumamente elevadas. para cubrir esta necesidad, los nodos basados en fibra óptica se han presentado como una de las principales opciones dadas sus inherentes propiedades para la transmisión de datos en el rango de gb/s. para cubrir la demanda de nodos con tasas de transmisión extremas, las tecnologías híbridas tales como la sige o gaas proporcionan una vía factible de diseño. No obstante, dado que el coste es un aspecto crítico, la tendencia generalizada es el uso de tecnologías cmos. Dichas tecnologías presentan coste mínimo dado su uso masivo en circuitos integrados. haciendo uso de las tecnologías cmos el diseñador se aprovecha también del proceso downscaling y la posibilidad de implementar dispositivos ópticos de detección integrados con los circuitos electrónicos de procesado si fuese necesario. 2.- Objetivos y metodologías con la elaboración de esta tesis se pretende desarrollar nuevas metodologías de diseño de circuitos de señal analógica y mixta para aplicaciones en front-ends de receptores ópticos. Para ello se realiza un estudio comparativo de las diferentes técnicas utilizadas hoy en día, con el fin de determinar su eficacia. Ello nos permite además realizar una valoración sobre cuáles son las técnicas más idóneas dependiendo de la aplicación. este proyecto forma parte de un conjunto de actividades de formación de personal investigador que nuestro grupo está desarrollando en el marco del programa europractice (programme for community activities of research and technological development of the european commission). La motivación fundamental de este programa es potenciar la formación de especialistas en el diseño de sistemas electrónicos integrados. gracias a esta acción, tenemos a nuestra disposición el cad/cae (simulink-matlab y cadence) necesario para el diseño, simulación, implementación y caracterización experimental de los sistemas electrónicos propuestos. Además, es posible el acceso a la fabricación de prototipos con costes mínimos. De hecho, los asic front-ends se han fabricado mediante multi project wafer (mpw) runs de la tecnología 0.18 ¿m cmos de umc. a continuación resumimos brevemente los diferentes aspectos que se han abordado en esta tesis doctoral: 2.1. El fotodetector estudio de los diferentes tipos de fotodiodos existentes y de los parámetros críticos que intervienen en el procesado eléctrico de la señal. Especial atención se presta a tres de dichos parámetros: la capacidad parásita, la eficiencia y el ruido generado. 2.2. El preamplificador se exploran y analizan posibles topologías de preamplificadores atendiendo a su relación señal-ruido así como sus prestaciones de cara a ser capaces de operar con tensiones de alimentación reducidas y a muy alta frecuencia. por otro lado, se estudian diferentes técnicas de compensación en frecuencia, tanto estáticas como dinámicas. Las primeras se presentan como una alternativa muy interesante en casos de preamplificadores con ganancia fija y las segundas en el caso de preamplificadores de ganancia variable. por último, se analizan diferentes esquemas de compensación para variaciones en dc provocadas por factores externos, como pueden ser temperatura o matching. Esto incrementa sus prestaciones asegurando la correcta operación del bloque y de las posteriores etapas. 2.3. El postamplificador en el postamplificador se estudian y comparan las configuraciones de amplificador limitador y de amplificadores de ganancia variable, siendo la primera la seleccionada para aquellos nodos ópticos que exigen altas tasas de trasmisión. por ello, se optimizan los esquemas seleccionados garantizando el ancho de banda del postamplificador evitando problemas de estabilidad y los errores originados por la temperatura y/o el mismatch. Se hace especial mención a aquellas topologías nuevamente capaces de operar con bajas tensiones de alimentación. 2.4. Metodologías y sistemas de test la caracterización de prototipos que operan a frecuencias sumamente elevadas conlleva numerosos inconvenientes, convirtiéndose en algo tan problemático como el diseño del propio prototipo. Solventarlos supone todo un reto para el cual se deben conocer ciertas técnicas de test ampliamente adoptadas, así como su desarrollo y adaptación a través de la pericia del propio diseñador al sistema que se pretendía caracterizar. Estas técnicas estan orientadas a la caracterización tanto de señales analógicas como digitales. 3.- Conclusiones los capítulos 1 y 2 de esta tesis fueron exclusivamente destinados a introducir todos los conceptos descritos en la sección anterior. Por otra parte, el capítulo 3 fue destinado a presentar las diferentes topologías propuestas en esta tesis así como los resultados postlayout obtenidos para poder hacer una evaluación de las prestaciones esperadas, explicando concienzudamente los procesos intensivos de optimización para que dichas prestaciones cumplieran con las especificaciones de diseño. todos los bloques propuestos fueron diseñados en una tecnología de bajo coste de 180 nm cuyos prototipos son fabricados por umc y los cuales pueden operar con una única fuente de alimentación de 1.8 v. dos diferentes preamplificadores fueron presentados y ambos basados en un amplificadores de transimpedancia (tia) tipo shunt-feedback. Uno de estos preamplificadores presentaba ganancia fija y dos diferentes técnicas de compensación estáticas conocidas como passive shunt-peaking y phantom-zeros. El otro por su parte presentaba ganancia variable y una compensación dinámica en frecuencia basada en el diseño de un amplificador de tensión con ganancia variable. El último bloque propuesto consistió en un amplificador limitador de core optimizado en producto ganancia-achura de banda y que incluye un método de compensación estático denominado active shunt-peaking que alivia el pernicioso efecto de carga entre etapas amplificadoras. las simulaciones postlayout mostraron unas prestaciones para el tia de ganancia fija con transresistencia de 59 dbohm, tasas de transmisión hasta 3.125 gb/s y de ber igual o menor que 10e-12 si las corrientes de entrada eran iin iguales o mayores que 3.7 ¿a. Por otro lado, el tia de ganancia variable demostró ser tan competitivo como el primero alcanzando un rango controlable de transresistencia que iba desde 60 hasta 74 dbohm con la misma tasa de transmisión que el preamplificador anterior y un ber igual o menor que 10e-12 cuando iin es igual o mayor que 9.7 ¿a (este valor para el peor caso simulado). Las estimaciones de consumo en potencia van desde 23 mw en el primer caso hasta 103 mw en el segundo. el segundo preamplificador propuesto presenta dos prestaciones más. La primera de ellas es un control automático de ganancia basado en una red rc integrada monolíticamente y que permite obtener una tensión de salida constante. La otra consiste en un circuito de compensación en dc basado en la técnica maestro-esclavo e implementada mediante una réplica de tia original y un amplificador de error. Incluyendo esta compensación conseguimos minimizar las variaciones en dc generadas por sensibilidad térmica en un rango comprendido entre -20 °c y 80 °c obteniendo solamente un variación de vout ¿ 50 mv y mejorando el valor original hasta en un 75 %. Estos bloques no han podido ser caracterizados experimentalmente pero del funcionamiento de los circuitos se permite deducir correcta operación. los resultados postlayout también mostraron como el amplificador limitador proporcionaba una ganancia extra de más de 20 db alcanzando velocidades de operación hasta 3.125 gb/s y demostrando un reducido impacto en las características del diagrama de ojos alcanzando un ber igual o menor que 10e-12 cuando vin es igual o mayor que 2.1 mv. De la misma manera, dicho postamplificador incluye otro circuito de compensación en dc basado en otra red rc integrada monolíticamente y que permite reducir la sensibilidad térmica hasta adquirir un valor de 0.2 mv/°c (que supone una mejora del 95 % respecto al circuito original). en el cuarto capítulo de esta tesis se presentaron los resultados experimentales de los diseños propuestos. Pudimos comprobar tanto las versatilidades como las desventajas de cada uno de ellos así como fuimos explorando diferentes formas de mejora. Los métodos de test fueron muy diversos y con diferentes implementaciones analizadas. el primer preamplificador fue testeado completamente on-pcb. Dos pcbs diferentes fueron fabricadas. La primera de ellas era una placa convencional de doble cara donde el prototipo fue montado sin encapsulado. Por otro lado, la segunda pcb era una placa fr4 donde el prototipo esta vez sí fue encapsulado en un qfn16 plástico. Incluyendo el driver de salida, la primera de ellas alcanzaba una transresistencia de 53.1 dbohm, una velocidad de operación máxima de 3 gb/s, una contribución de ruido referida a la salida de 270 ¿vrms y un ber igual o menor que 10-12 cuando iin es igual o mayor que 9.6 ¿a. La segunda pcb alcanzaba supuestamente la misma transresistencia con una tasa de trasmisión máxima de 1.75 gb/s, una contribución de ruido referida la salida de 267 ¿vrms y un ber igual o menor que 10e-12 cuando iin es igual o mayor que 11.4 ¿a. El consumo experimental medido en ambas placas es aproximadamente 24 mw. Sin embargo, mejores prestaciones son obtenidas sin el driver de salida, alcanzando mayores transresistencias de hasta 58 dbohm con velocidades de transmisión esperables por encima de 3.125 gb/s. el segundo preamplificador propuesto fue testeado bajo dos métodos diferentes, siendo uno de ellos on-pcb y el otro on-wafer. La pcb fue fabricada con material fr4 y el prototipo fue encapsulado en un qfn24 plástico. Dicha placa alcanzó un ancho de banda de 1.2 ghz, un rango de control de la transresistencia que cubre desde 61 hasta 72 dbohm y un consumo en potencia de 102 mw. Por otro lado, el mismo circuito testeado on-wafer alcanza 2.1 ghz, cubre un rango de transresistencias de entre 60 y 72 dbohm con un consumo en potencia de 105 mw. Dado que el método de medida se hizo por de-embedding, en este segundo preamplificador solo se pudo medir los diagramas de ojos para la pcb hasta una frecuencia máxima de 1 gb/s. el último bloque propuesto fue el amplificador limitador. En este caso, el prototipo fue encapsulado de nuevo en un qfn24 plástico y fue medido con una única pcb de material fr4 que incluía los bloques de test que habían demostrado ser más eficientes en los casos anteriores. El consumo experimental fue de 113 mw. El ancho de banda y la ganancia en voltaje eran de 2.9 ghz y 20 db respectivamente. La máxima tasa de trasmisión testeada fue de 3 gb/s con una contribución de ruido referido a la salida de 591 µvrms . También se pudo comprobar como el ber es igual o menor que 10e-12 si vin es igual o mayor que 7 mv. todo este trabajo, aparte de haber dado lugar a la elaboración de la tesis que se presenta, también ha dado lugar a más de 15 trabajos presentados en congresos internacionales y de momento a 4 publicaciones en revistas indexadas. Además se han establecido colaboraciones con grupos de la universidad tecnológica de delft y el centro nacional de microelectrónica a través de sendas estancias de investigación.
Datos académicos de la tesis doctoral «Design of cmos analog front-ends for broadband optical receivers«
- Título de la tesis: Design of cmos analog front-ends for broadband optical receivers
- Autor: José María Garcia Del Pozo Faldos
- Universidad: Zaragoza
- Fecha de lectura de la tesis: 28/06/2010
Dirección y tribunal
- Director de la tesis
- Santiago Celma Pueyo
- Tribunal
- Presidente del tribunal: pedro Antonio Martínez martínez
- Miguel Ullán comes (vocal)
- María José Garde alducín (vocal)
- José María Quintana toledo (vocal)