Tesis doctoral de Moreno Vozmediano Rafael Aurelio
El objetivo fundamental de este proyecto investigador es el desarrollo de una metodología para la integracion de dos de las tareas fundamentales en sintesis de alto nivel: la planificacion temporal de operaciones y la asignacion de recursos hardware. Este trabajo esta enmarcado dentro de un proyecto mas amplio, denominado fidias, que tiene como finalidad el desarrollo de un entornio completo de diseño automatico de circuitos integrados. el metodo de planificacion y asignacion que se presenta, parte de un grafo de flujo de datos sin planificar (traduccion directa de la descripcion algoritmica del circuito a diseñar), una biblioteca real de modulos hardware, el tiempo de ciclo decidido por un modulo de control del diseño y las restricciones de area y tiempo dadas por el usuario. A partir de estas entradas, se realiza una asignacion simultanea de operaciones a etapas de control y a unidades funcionales, con el objetivo de encontrar una o varias soluciones de bajo coste de area, para un numero de etapas de control fijo impuesto por la restriccion temporal. en la metodología propuesta se realiza una exploracion guiada del espacio de diseño, cuyas principales decisiones se basan en el analisis global de la estructura del grafo de flujo de datos y las caracteristicas de la biblioteca de modulos y en la estimacion de costes de los diseños parciales.
Datos académicos de la tesis doctoral «Integracion de planificacion temporal y asignacion de recursos hardware en sintesis de alto nivel.«
- Título de la tesis: Integracion de planificacion temporal y asignacion de recursos hardware en sintesis de alto nivel.
- Autor: Moreno Vozmediano Rafael Aurelio
- Universidad: Complutense de Madrid
- Fecha de lectura de la tesis: 01/01/1996
Dirección y tribunal
- Director de la tesis
- Roman Hermida Correa
- Tribunal
- Presidente del tribunal: Francisco Tirado Fernández
- Lopez Lopez Juan Carlos (vocal)
- Antonio Nuñez Ordoñez (vocal)
- Eugenio Villar Bonet (vocal)