Tesis doctoral de Miquel Nicolau Vila
En este trabajo se proponen una serie de algoritmos que pretenden mejorar el rendimiento de las arquitecturas superescalares. Estos algoritmos superescalares multiflujo permiten ejecutar en paralelo multiples flujos de instrucciones sobre un unico procesador. Estas arquitecturas han sido propuestas para poder explorar todo el paralelismo que pueden soportar las arquitecturas superescalares actuales. El bajo paralelismo extraible de los flujos de instrucciones hace que dificilmente, se puedan ejecutar, de media, mas de dos instrucciones en paralelo. Las dependencias de datos y de control restringen considerablemente la ejecucion paralela de programas. Gracias a la incorporacion de flujos independientes sobre un mismo procesador, el grado de paralelismo extraible sera muy superior. Al ejecutar multiples flujos de instrucciones, es necesario implementar algun tipo de mecanismo que permita escoger, en cada ciclo de fletch, el flujo o flujos de donde leer las nuevas instrucciones. Estos mecanismos estaran guiados por los algoritmos de planificacion dinamica de flujos de instrucciones. Precisamente, el objetivo de este trabajo sera el estudio de este tipo de algoritmos, con el fin de obtener el mejor rendimiento de las arquitecturas superescalares multiflujo.
Datos académicos de la tesis doctoral «Mecanismos de planificacion dinamica de flujos de instrucciones para la mejora del rendimiento de arquitecturas superescalares multiflujo.«
- Título de la tesis: Mecanismos de planificacion dinamica de flujos de instrucciones para la mejora del rendimiento de arquitecturas superescalares multiflujo.
- Autor: Miquel Nicolau Vila
- Universidad: Ramón llull
- Fecha de lectura de la tesis: 01/01/1996
Dirección y tribunal
- Director de la tesis
- Teodor Jove Lagunas
- Tribunal
- Presidente del tribunal: Daniel Cabedo Puy
- José María Llaberia Griñó (vocal)
- Jean Xavier Rampon (vocal)
- Victor Viñals Yufera (vocal)