Tesis doctoral de Alejandro Ramírez Bellido
En los últimos años, el diseño de procesadores de altas prestaciones ha progresado a lo largo de dos corrientes de investigación: incrementar la profundidad del pipeline para permitir mayores frecuencias de reloj, y ensanchar el pipeline para permitir la ejecucción paralela de un mayor número de instrucciones. Diseñar un procesador de altas prestaciones implica balancear todos los componentes del procesador para asegurar que el rendimiento global no esta limitado por ningún componente individual. Esto quiere decir que si dotamos al procesador de una unidad de ejecución más rápida, hay que asegurarse de que podemos hacer fetch y decodificar instrucciones a una velocidad suficiente para mantener ocupada a esa unidad de ejecución. esta tesis explora los retos presentados por el diseño de la unidad de fetch desde dos puntos de vista: el diseño de un software mas adecuado para las arquitecturas de fetch ya existentes, y el diseño de un hardware adaptado a las características especiales del nuevo software que hemos generado. nuestra aproximación al diseño de un suevo software ha sido la propuesta de un nuevo algoritmo de reordenación de código que no solo pretende mejorar el rendimiento de la cache de instrucciones, sino que al mismo tiempo pretende incrementar la anchura efectiva de la unidad de fetch. Usando información sobre el comportamiento del programa (profile data), encadenamos los bloques básicos del programa de forma que los saltos condicionales tendrán tendencia a ser no tomados, lo cual favorece la ejecucción secuencial del código. una vez hemos organizado los bloques básicos en estas trazas, mapeamos las diferentes trazas en memoria de forma que minimicen la cantidad de espacio requerida para el código realmente útil, y los conflictos en memoria de este código. Además de describir el algoritmo, hemos realizado un análisis en detalle del impacto de estas optimizaciones sobre los diferentes aspectos
Datos académicos de la tesis doctoral «High performance instruction fetch using software and hardware co-desing«
- Título de la tesis: High performance instruction fetch using software and hardware co-desing
- Autor: Alejandro Ramírez Bellido
- Universidad: Politécnica de catalunya
- Fecha de lectura de la tesis: 12/07/2002
Dirección y tribunal
- Director de la tesis
- Larriba Pey José Luis
- Tribunal
- Presidente del tribunal: Jesús josé Labarta mancho
- Ana María Ripoll aracil (vocal)
- richard Kaeli david (vocal)
- Emilio Luque fadon (vocal)