Tesis doctoral de Susana Ortega Cisneros
En esta tesis se presenta el diseño e implementación de circuitos digitales con sincronización self-timed (st). Se desarrolla una metodología para el prototipado rápido de circuitos con sincronización st en fpgas como una alternativa de bajo coste y tiempo de diseño. los circuitos desarrollados en este trabajo así, como la descripción de los módulos de control y bloques de procesamiento, están basados en estructuras micropipeline st de 2 y 4 fases. éstas se utilizan para el control de circuitos aritméticos, redes neuronales y microprocesadores. Se propone una metodología para la implementación de retardos en fpgas y se aborda en detalle el diseño de los bloques de control asíncronos (bcas). Además se presentan las propuestas y análisis de circuitos de control asíncronos distribuidos y centralizados para la optimización de los recursos disponibles en las fpgas. finalmente se describe el diseño de los módulos que componen a un microprocesador st de 16 bits, desarrollado con un protocolo de 4 fases, que sólo requiere de un pulso externo a la entrada para iniciar el proceso de ejecución de las instrucciones, el cual presenta una mejora de consumo de potencia con respecto a su homologo síncrono.
Datos académicos de la tesis doctoral «Diseño de circuitos con protocolos de sincronizacion self timed en dispositivos programales fpgas«
- Título de la tesis: Diseño de circuitos con protocolos de sincronizacion self timed en dispositivos programales fpgas
- Autor: Susana Ortega Cisneros
- Universidad: Autónoma de Madrid
- Fecha de lectura de la tesis: 30/11/2005
Dirección y tribunal
- Director de la tesis
- Eduardo Boemo Scalvinoni
- Tribunal
- Presidente del tribunal: javier Garrido salas
- sergio Cuenca asesi (vocal)
- Gomez arrivas Francisco Javier (vocal)
- Juan Suardias muro (vocal)