Tesis doctoral de Manoj Gupta
Los procesadores vliw (very long instruction word) son bastante populares como procesadores empotrados. Su uso abarca desde procesadores de señal hasta unidades gráficas. La ventaja de los procesadores vliw es su baja complejidad y su bajo consumo energético, lo que permite unas elevadas prestaciones a un bajo coste. Su escalabilidad está limitada por el banco de registros, no es viable un procesador vliw con un único banco de registros general debido a las limitaciones en área y consumo. los procesadores vliw organizados en clústeres solventan la escalabilidad del banco de registros particionando este en múltiples bancos y dividiendo las unidades funcionales en conjuntos conectados a un único banco. Con esta aproximación se puede conseguir lanzar un gran número de operaciones por ciclo manteniendo el coste de los registros relativamente bajo. Varios procesadores comerciales han sido diseñados utilizando el modelo de vliw particionado en clústeres. los procesadores vliw se pueden usar para correr un amplio abanico de aplicaciones. Muchas de estas aplicaciones tienen un elevado grado de ilp (instruction level parallelism), sin embargo, otras aplicaciones tienen un bajo nivel de ilp, lo que lleva a una baja utilización de los recursos del procesador. Los fallos de cache son otro motivo importante por el que los recursos del procesador son infrautilizados. La ejecución multihilo (multithreading) permite mejorar el aprovechamiento de los recursos. Interleaved multithreading (imt) esconde la latencia de los fallos de cache cambiando a un hilo de ejecución distinto en cada ciclo, aunque no puede mejorar la utilización de recursos debido a un bajo ilp. Smt (simultaneous multithreading) puede, además, mejorar la utilización de los recursos debida a bajo ilp gracias a que combina instrucciones de distintos hilos. Desafortunadamente smt tiene un coste considerablemente mayor que imt. esta tesis presenta csmt (cluster-level simulataneous multithreading). Csmt soporta una forma limitada de smt donde las instrucciones vliw de distintos hilos se combinan con granularidad a nivel de clúster. Esto reduce el coste de implementación a un nivel cercano a imt. La tesis también propone otras técnicas que permiten mejorar el rendimiento de csmt. En particular, el renombre de clústeres mapea los clústeres usados por las instrucciones de distintos hilos en clústeres físicos diferentes para reducir los conflictos y minimizar la infrautilización de recursos. También se proponen: un híbrido entre csmt y imt que permite aumentar el número de hilos soportados, combinado de instrucciones heterogéneo donde algunas instrucciones se combinan usando smt y el resto csmt, y finalmente, ¿split-issue¿, una técnica que permite lanzar una instrucción parcialmente lo que facilita que se pueda combinar con otras.
Datos académicos de la tesis doctoral «Improving multithreading performance for clustered vliw architectures.«
- Título de la tesis: Improving multithreading performance for clustered vliw architectures.
- Autor: Manoj Gupta
- Universidad: Politécnica de catalunya
- Fecha de lectura de la tesis: 14/06/2013
Dirección y tribunal
- Director de la tesis
- Fermín Sánchez Carracedo
- Tribunal
- Presidente del tribunal: paolo Faraboschi
- giuseppe Desoli (vocal)
- (vocal)
- (vocal)