Tesis doctoral de Fermin Sanchez Carracedo
Esta tesis presenta dos tecnicas de sftware pipelining (sp): unret (unrolling asnd retiming) para sp con retriccion de recursos y tclp (time consirained loop pipelining) para sp con resiriccion de tiempo. Tambien se presenta resis (reduction of span and incrmental scheduling) una tecnica para reducir el numero de registros de una planificacion. tanto unret como tclp usan un nuevo algoritmo de planificacion basado en retiming. La idea basica consiste en efectuar sucesivas transformaciones (retiming) en el grafo de dependencias del bucle. Despues de cada transformacion, un algoritmo de planificacion por listas es usado (para un numero de recursos y un numero de registros dado)9 resis trabaja en dos fases. Primero se reduce el tiempo de vida de las variables reduciendo el span del bucle. A continuacion, algunas operaciones son replanificadas para minimizar el numero de registros requeridos en cada ciclo. los resultados obtenidos prueban que las tecnicas desarrolladas en este trabajo de tesis son eficientes en tiempo y alcanzan resultados optimos en muchos casos. pueden ser utilizadas tanto en la sintesis de alto nivel de circuitos como en compiladores para procesadores superescalares y vliw.
Datos académicos de la tesis doctoral «Dos tecnicas de software pipelining: unret y tclp.«
- Título de la tesis: Dos tecnicas de software pipelining: unret y tclp.
- Autor: Fermin Sanchez Carracedo
- Universidad: Politécnica de catalunya
- Fecha de lectura de la tesis: 01/01/1996
Dirección y tribunal
- Director de la tesis
- Jordi Cortadella Fortuny
- Tribunal
- Presidente del tribunal: Juan Navarro Guerrero
- Francisco Tirado Fernández (vocal)
- Emilio Lopez Zapata (vocal)
- Luis Teres Teres (vocal)