Tesis doctoral de M. Carmen Molina Prego
La síntesis de alto nivel (san) parte de una descripción conductual de un circuito para producir una implementación del mismo a nivel de transferencia entre registros. Los algoritmos que representan el estado del arte en la san tratan de minimizar el área de los circuitos sintetizados maximizando el rehuso de los recursos hw presentes en las implementaciones para lo que tratan de equilibrar el número de operaciones diferentes ejecutadas por ciclo. Sin embargo el equilibrio total es prácticamente imposible de alcanzar en la mayoría de los diseños, en los que aparecen recursos hw que en algunos de los ciclos no se usan para ejecutar, almacenar o transmitir operaciones o datos de la especificación. Esto supone un cierto desaprovechamiento de los componentes hw de la ruta de datos que es aún más dramático cuando se sintetizan especificaciones heterogéneas, formadas por operaciones con datos de diferentes representaciones y anchuras. En este caso, además del desaprovechamiento de hw debido a la no utilización del hw en determinados ciclos, se une el desaprovechamiento parcial debido a la ejecución, almacenamiento o transmisión de una operación o dato utilizando un recurso de mayor anchura. el objetivo de la investigación recogida en esta memoria de tesis ha sido identificar las causas del desaprovechamiento de hw y la propuesta de una serie de metodologías de diseño que aplicadas a las fases de planificación de operaciones y de selección y asignación de hw contribuyen a la reducción del área de los circuitos sintetizados. Estas metodologías se basan en la fragmentación selectiva de operaciones de la especificación en conjuntos de nuevas operaciones más sencillas que pueden tratarse de forma independiente, lo que da lugar a implementaciones en las que algunas de las operaciones de la especificación original se ejecutan en varios ciclos, no necesariamente consecutivos, y sobre varias unidades funcionales. técn
Datos académicos de la tesis doctoral «Reducción del desaprovechamiento de hardware en la síntesis de alto nivel de especificaciones heterogéneas«
- Título de la tesis: Reducción del desaprovechamiento de hardware en la síntesis de alto nivel de especificaciones heterogéneas
- Autor: M. Carmen Molina Prego
- Universidad: Complutense de Madrid
- Fecha de lectura de la tesis: 15/04/2005
Dirección y tribunal
- Director de la tesis
- Mendías Cuadros José Manuel
- Tribunal
- Presidente del tribunal: Francisco Tirado fernández
- eugenio Viilar bonet (vocal)
- daniel Meziat luna (vocal)
- teresa Riesgo alcaide (vocal)