Tesis doctoral de Diego Gonzalez Rodriguez
Nuestra motivación en este trabajo es acelerar la ejecución de algoritmos de estimación de movimiento, ampliamente utilizados en estándares de codificación de vídeo como el h.264, usando dispositivos de muy bajo coste basados en microprocesadores empotrados (soft-core). Gracias a los avances logrados en este trabajo, los diferentes dispositivos de bajo coste pueden ver incrementadas sus funciones en lo que a codificación y gestión de video se refiere. Para ser capaces de acelerar los algoritmos elegidos dentro del campo de la estimación de movimiento, hemos usado tres estrategias diferentes combinando adicionalmente dos de ellas.La primera, es la aceleración de las principales funciones del algoritmo a través del compilador altera c2h, consiguiendo la generación de un módulo de hardware externo al microprocesador que trabaja con éste y que representa el funcionamiento de la parte elegida a acelerar del algoritmo, aliviando y reduciendo la carga de trabajo del microprocesador. La segunda estrategia, es la combinación de los dos tipos principales de memorias disponibles dentro de la fpga, sdram y on-chip, en los diferentes módulos necesarios como la pila o el montículo entre otros, para la ejecución de los diferentes algoritmos. La tercera estrategia, que se combina con la segunda propuesta, se basa en la adición de una nueva instrucción para el repertorio de instrucciones del microprocesador. Esta nueva instrucción diseñada a medida, representa la parte del algoritmo donde hay una mayor pérdida del tiempo de ejecución. Dicha instrucción personalizada, se presenta como una instrucción monociclo en una primera versión y como una instrucción multiciclo en una versión posterior más avanzada.Los resultados obtenidos como consecuencia de estas técnicas ponen de manifiesto la viabilidad de un sensor de bajo coste basado en el microprocesador nios ii que es capaz de procesar tiempo real para 50í–50 @ 180 fotogramas por segundo, permitiendo compensación de movimiento para el formato multimedia qcif a 19 fotogramas por segundo. En conclusión, este trabajo de investigación abre la puerta a la codificación de movimiento para microprocesadores nios ii con soft-core y coste reducido. Este trabajo presenta contribuciones a distintos campos de investigación como el de visión por computador, codificación multimedia, y sistemas empotrados basados en fpga.Palabras clave: estimación de movimiento, sistemas empotrados, nios ii, algoritmos de ajuste de bloques.
Datos académicos de la tesis doctoral «Aceleración de técnicas de ajuste de bloques mediante el procesador nios ii (nios ii microprocessor-based acceleration of block-matching techniques)«
- Título de la tesis: Aceleración de técnicas de ajuste de bloques mediante el procesador nios ii (nios ii microprocessor-based acceleration of block-matching techniques)
- Autor: Diego Gonzalez Rodriguez
- Universidad: Complutense de Madrid
- Fecha de lectura de la tesis: 15/09/2014
Dirección y tribunal
- Director de la tesis
- Guillermo Botella Juan
- Tribunal
- Presidente del tribunal: katzalin Olcoz
- guillermo Gonzalez de rivera peces (vocal)
- José Luis Martinez Martinez (vocal)
- Manuel Rodríguez álvarez (vocal)