Performance driven layout generation for logic blocks.
Tesis doctoral de Velasco Gonzalez Antonio Jose En este trabajo se muestra que la generación automática de layout es una […]
Información academica Daniel Auvergne. Tesis donde Daniel Auvergne ha sido autor, director o parte del tribunal.
Tesis doctoral de Velasco Gonzalez Antonio Jose En este trabajo se muestra que la generación automática de layout es una […]
Tesis doctoral de Diego Mateo Peña El diseño de circuitos integrados de muy bajo consumo es actualmente un tema de
Tesis doctoral de Denis Navarro Tabernero 1.- Partiendo de una formulacion explicita de los retrasos para las puertas logicas desarrolladas