Modelado de fallos y estimacion de los procesos de validacion funcional de circuitos digitales descritos en vhdl sintetizables.
Tesis doctoral de Teresa Riesgo Alcaide Esta tesis doctoral se enmarca dentro de las tecnicas de diseño de circuitos integrados, […]