Reducing the impact of register pressure on software pipelined loops.
Tesis doctoral de José Francisco Llosa Espuny Sofware pipelining es una tecnica de compilacion para explotar el paralelismo a nivel […]
Tesis doctoral de Jordi Cortadella Fortuny
Información academica Jordi Cortadella Fortuny. Tesis donde Jordi Cortadella Fortuny ha sido autor, director o parte del tribunal.
High-level and logic synthesis techniques for low power.
Tesis doctoral de Enric Musoll Cinca Las empresas de diseño y fabricacion de circuitos integrados dedican cada vez mas esfuerzos
Structural methods for the synthesis of asynchronous circuits from signal transition graphs.
Tesis doctoral de Enrique Pastor Llorens Este trabajo se centra en la sintesis eficiente de circuitos asincronos. Los circuitos se
Dos tecnicas de software pipelining: unret y tclp.
Tesis doctoral de Fermin Sanchez Carracedo Esta tesis presenta dos tecnicas de sftware pipelining (sp): unret (unrolling asnd retiming) para
«adaptacion automatica de algoritmos sistolicos al hardware»
Tesis doctoral de Miguel Valero Garcia Datos académicos de la tesis doctoral ««adaptacion automatica de algoritmos sistolicos al hardware»«
Unidad de instrucciones para la ejecucion paralela de los saltos.
Tesis doctoral de Antonio Gonzalez Colas Datos académicos de la tesis doctoral «Unidad de instrucciones para la ejecucion paralela
Mecanismos para la ejecucion eficiente de los saltos en arquitecturas risc
Tesis doctoral de Jordi Cortadella Fortuny Datos académicos de la tesis doctoral «Mecanismos para la ejecucion eficiente de los