Tesis doctoral de Gaspar Mora Porta
Para beneficiarse de una reducción en la latencia así como disminuir tanto el consumo como el coste, el número óptimo de puertos de un conmutador ha ido aumentando a lo largo del tiempo. Sin embargo, las arquitecturas tradicionales se han quedado atrás bien por bajo rendimiento o bien por problemas de escalabilidad con el número de puertos. en esta tesis se propone una nueva arquitectura de conmutador válida para conmutadores de elevado grado llamada partitioned crossbar input queued (pciq). Esta arquitectura resuelve el problema de los excesivos requerimientos de memoria en el diseño de arquitecturas de elevado grado. Además pciq define una nueva familia de arquitecturas de conmutador. pciq se basa en un particionado inteligente del crossbar, dividiéndolo en sub-crossbars, requiriendo menos recursos de memoria que las otras propuestas para conmutadores de elevado grado y que consigue una mayor eficiencia debido en parte a un incremento en la eficiencia de los árbitros empleados en el diseño. En este sentido, pciq emplea dos árbitros con prioridad rotativa (uno para cada sub-crossbar) que presentan un coste lineal y una respuesta en el tiempo logarítmica conforme aumenta el número de puertos del conmutador. Además pciq tiene un coste (medido en términos de requerimientos de memoria, complejidad del crossbar y complejidad en el arbitraje) similar o incluso menor que organizaciones básicas como cioq. No obstante pciq es capaz de conseguir máxima eficiencia para distribuciones de tráfico uniforme. el bloqueo por paquete al principio de cola (o hol en inglés) reduce dramáticamente el rendimiento del conmutador. Las soluciones tradicionales para eliminar el bloqueo por hol no son escalables con el número de puertos o requieren arquitecturas complejas. En esta tesis se propone una técnica de control de la congestión que elimina el bloqueo por hol llamada recn-iq. Recn-iq está diseñada para conmutadores con memorias sólo a la entrada y es una técnica altamente eficiente
Datos académicos de la tesis doctoral «High-performance architectures for high-radix switches.«
- Título de la tesis: High-performance architectures for high-radix switches.
- Autor: Gaspar Mora Porta
- Universidad: Politécnica de Valencia
- Fecha de lectura de la tesis: 16/01/2009
Dirección y tribunal
- Director de la tesis
- José Flich Cardo
- Tribunal
- Presidente del tribunal: Antonio Gonzalez colas
- donglai Dai (vocal)
- shashi Kumar (vocal)
- Francisco José Alfaro cortes (vocal)