Tesis doctoral de José Antonio Canals Esteve
En esta tesis doctoral se presenta una nueva arquitectura completamente configurable para realizar el procesado de la estimación de movimiento de píxeles enteros basado en algoritmos rápidos bm. La arquitectura propues- ta es capaz de implementar todos los algoritmos rápidos basados en bm, ofreciendo la posibilidad de cambiar el algoritmo en tiempo de ejecución, ya que la información de las estrategias de búsqueda se encuentran almacenadas en memoria y la reconfiguración se consigue reescribiendo esta memoria de configuración. La cantidad total de algoritmos únicamente depende por tanto del tamaño de la memoria de configuración. La integración de la arquitectura propuesta en sistemas soc convencionales es directa mediante un bus de 32 bits, y un esquema de memoria distribuida. Los resultados obtenidos han demostrado una mejora con respecto a arquitecturas similares, reduciendo el impacto a nivel de integración de sistema.
Datos académicos de la tesis doctoral «Análisis y desarrollo de nuevas arquitecturas eficientes vlsi para la implementación de algoritmos basados en «fast search block matching»«
- Título de la tesis: Análisis y desarrollo de nuevas arquitecturas eficientes vlsi para la implementación de algoritmos basados en «fast search block matching»
- Autor: José Antonio Canals Esteve
- Universidad: Politécnica de Valencia
- Fecha de lectura de la tesis: 26/01/2011
Dirección y tribunal
- Director de la tesis
- Marcos Antonio Martínez Peiró
- Tribunal
- Presidente del tribunal: césar Sanz alvaro
- gustavo adolfo Ruiz robredo (vocal)
- diego Gomez vela (vocal)
- eduardo Boemo scalvinoni (vocal)